第1章 Verilog 快速入门

1.1 模块与端口#

Verilog 的基本设计单元是模块（module）。

1.2 数据类型#

wire 和 reg 是最基本的两种数据类型。

1.3 组合逻辑与时序逻辑#

assign 语句描述组合逻辑，always 块描述时序逻辑。