第 10 章从原理图到 PCB：怎么从图纸变成实物#

核心问题：原理图画好了，元器件选好了，但拿到 PCB 打样回来一焊——不工作！

问题往往不在原理图，而在从原理图到 PCB 的这个”翻译”过程中。

本章将手把手教你：怎么读原理图、怎么读 Datasheet、PCB 布局的”铁律”、接地的深层学问、信号完整性入门，以及 EMC 的基础概念。读完这章，你就能从”会画原理图”升级到”能做出一块稳定工作的板子”。

10.1 怎么读原理图#

10.1.1 原理图不是”电路图”——它是工程师之间的”暗号”#

新手刚接触工程原理图时，常常一头雾水：

这根线怎么突然断了，连到哪儿去了？
这个 VCC 符号是什么意思？它跟另一个 VCC 是连在一起的吗？
这一页上的引脚，怎么跟另一页上的引脚有关系？

工程原理图 ≠ 大学教科书里的电路图。 教科书里的电路图是”所有连线都画出来”的完整电路；而工程原理图是为多人协作、多页设计服务的，大量使用了”隐含连接”。

10.1.2 网络标号（Net Label）：看不见的连线#

网络标号是原理图中最重要的”隐含连接”方式。

规则：只要两个（或多个）引脚标注了相同的网络标号，它们在电气上就是连在一起的——即使图上没有画线连接它们。

  原理图第 1 页                    原理图第 2 页
  
  MCU                          USB Connector
  ┌──────────┐                 ┌──────────┐
  │          │                 │          │
  │  PA11 ───┼── USB_DM        │ D- ──────┼── USB_DM
  │  PA12 ───┼── USB_DP        │ D+ ──────┼── USB_DP
  │          │                 │          │
  └──────────┘                 └──────────┘
  
  ↑ "USB_DM" 这个标号在两张图上都出现了，
    说明 MCU 的 PA11 和 USB 连接器的 D- 是连在一起的！
    不需要画一条线从第 1 页拉到第 2 页。

plaintext

💡 新手提示：在 Altium Designer、KiCad、立创 EDA 等 EDA 软件中，网络标号通常显示为彩色文字或带有小旗标的文本。鼠标悬停或点击时，软件会高亮显示所有相同标号的连接点。

常见的网络标号命名规范：

类型	命名示例	含义
电源	VCC_3V3, VDD_1V8, VBUS	电源网络
地	GND, AGND, PGND	地网络
信号	UART1_TX, SPI_MOSI, I2C_SCL	通信信号
控制	EN_5V, LED_CTRL, RESET_N	控制信号
总线	DATA[0..7], ADDR[0..15]	总线信号（多位）

10.1.3 电源符号：另一种”隐含连接”#

原理图中不会把每根电源线都画到电源芯片上，而是使用电源符号（Power Flag / Power Symbol）。

  常见电源符号：
  
     VCC        VDD        +5V       +3.3V      +12V
      │          │          │         │          │
      │          │          │         │          │
      
     GND       AGND       PGND      DGND       EGND
      │          │          │         │          │
      │          │          │         │          │

plaintext

规则：同一张原理图中，所有标注为”VCC_3V3”的电源符号，在电气上都是连在一起的。 你不需要画出它们之间的连线。

常见的地符号及其区别：

符号	名称	用途
GND	数字地	数字电路的参考地
AGND	模拟地	模拟电路的参考地（更”干净”）
PGND	功率地	大电流/功率电路的地
EGND / SGND	屏蔽地 / 信号地	屏蔽层或特定信号参考

⚠️ 重要：虽然名字不同，但在大多数设计中，这些”不同的地”最终会在 PCB 上的某一点连接在一起（通常是电源入口处或星形接地点）。名字不同是为了在原理图阶段区分不同的回流路径，避免在 PCB 布局时混在一起。

10.1.4 层次化设计：大型项目的”目录结构”#

当项目较大时（如一块包含 MCU + 电源 + 通信 + 传感器的板子），原理图会被拆分成多个子页面（Sheet），形成层次化结构。

  顶层原理图（Top Sheet）
  ┌──────────────────────────────────────────┐
  │                                          │
  │  ┌─────────┐  ┌─────────┐  ┌─────────┐  │
  │  │  电源   │  │  MCU    │  │  通信   │  │
  │  │  模块   │  │  最小   │  │  接口   │  │
  │  │ (Sheet2)│  │  系统   │  │ (Sheet4)│  │
  │  └─────────┘  │(Sheet3) │  └─────────┘  │
  │               └─────────┘               │
  │                                          │
  │  ┌─────────┐  ┌─────────┐               │
  │  │  传感器 │  │  显示   │               │
  │  │  模块   │  │  模块   │               │
  │  │ (Sheet5)│  │ (Sheet6)│               │
  │  └─────────┘  └─────────┘               │
  └──────────────────────────────────────────┘
  
  每个子模块是一个独立的 Sheet，
  通过"端口（Port）"或"图纸入口（Sheet Entry）"与顶层连接。

plaintext

10.1.5 拿到一张陌生原理图的阅读顺序#

新手最常犯的错误：从左上角开始，一个元件一个元件地看。 这样看到第三页就晕了。

正确的阅读顺序——“从粗到细，从主到次”：

第一步：看标题页和目录（1 分钟）
  └→ 了解项目名称、版本、设计者、日期
  └→ 数一下有几张子图，大概包含哪些模块

第二步：看电源部分（5 分钟）★ 最重要！
  └→ 输入是什么？（USB 5V？电池 3.7V？适配器 12V？）
  └→ 输出了哪些电压？（3.3V、1.8V、5V……）
  └→ 用了什么电源芯片？（LDO？DC-DC？）
  └→ 电源树是什么样的？

第三步：看 MCU / 主控芯片（5 分钟）
  └→ 什么型号？什么封装？
  └→ 最小系统四件套：电源、复位、晶振、下载口
  └→ 哪些引脚被复用为外设？（UART、SPI、I²C、ADC……）

第四步：顺着信号流看外设（10 分钟）
  └→ 输入：按键、传感器、ADC 前端
  └→ 输出：LED、电机、显示屏
  └→ 通信：USB、蓝牙、WiFi、RS-485

第五步：看保护电路和接口（5 分钟）
  └→ ESD 保护、反接保护、TVS
  └→ 连接器引脚定义

plaintext

💡 实战经验：读原理图时，一定要配合 EDA 软件的交叉探测功能（Cross Probe）。在原理图上点击一个网络，PCB 上对应的走线就会高亮，这样能帮助你理解物理连接。

10.2 怎么读 Datasheet#

10.2.1 Datasheet 不是小说——不要从头读到尾#

一份芯片的 Datasheet（数据手册）通常有 20~200 页。新手拿到后往往有两种极端反应：

从头到尾读：读到第 5 页就放弃了
只看第一页的特性描述：然后就敢直接画原理图了

正确的方法：像查字典一样，按需查找关键信息。

一份标准 Datasheet 的通用结构如下：

  Datasheet 通用结构
  
  1. 特性概述（Features）          ← 快速了解芯片能干什么
  2. 应用框图（Applications）      ← 看典型应用场景
  3. 引脚定义（Pin Configuration）  ← 每个引脚是干什么的
  4. 绝对最大额定值（Absolute Maximum Ratings）  ← 生死线！
  5. 推荐工作条件（Recommended Operating Conditions） ← 舒适区
  6. 电气特性（Electrical Characteristics）  ← 详细参数
  7. 典型应用电路（Typical Application）     ← 抄作业！
  8. 功能框图（Block Diagram）      ← 芯片内部长什么样
  9. 封装信息（Package Information） ← 封装尺寸
  10. 订购信息（Ordering Information）← 怎么买

plaintext

10.2.2 绝对最大额定值 vs 推荐工作条件——生死线 vs 舒适区#

这是 Datasheet 中最重要的一张表，没有之一。

  ┌────────────────────────────────────────────────────────┐
  │           Absolute Maximum Ratings（绝对最大额定值）      │
  ├────────────────────────────────────────────────────────┤
  │  参数              │  最小  │  最大  │  单位             │
  │  供电电压 VCC       │  -0.3 │  6.0   │  V               │
  │  输入引脚电压       │  -0.3 │ VCC+0.3│  V               │
  │  工作温度           │  -40  │  125   │  °C              │
  │  存储温度           │  -65  │  150   │  °C              │
  │  ESD (HBM)         │       │  2000  │  V               │
  ├────────────────────────────────────────────────────────┤
  │  ⚠️ 超过这些值可能导致芯片永久性损坏！                     │
  │  这不是推荐工作条件，只是"不会立刻死"的极限。              │
  └────────────────────────────────────────────────────────┘

  ┌────────────────────────────────────────────────────────┐
  │       Recommended Operating Conditions（推荐工作条件）    │
  ├────────────────────────────────────────────────────────┤
  │  参数              │  最小  │  典型  │  最大  │  单位    │
  │  供电电压 VCC       │  2.7  │  3.3   │  3.6   │  V      │
  │  工作温度           │  -40  │  25    │  85    │  °C     │
  │  输入高电平 VIH     │  2.0  │        │        │  V      │
  │  输入低电平 VIL     │       │        │  0.8   │  V      │
  ├────────────────────────────────────────────────────────┤
  │  ✓ 在这个范围内，芯片所有性能参数都能得到保证。            │
  │  ✓ 你的设计必须工作在这个范围内！                         │
  └────────────────────────────────────────────────────────┘

plaintext

一个经典的”翻车”案例：

某工程师看到 STM32 的绝对最大额定值写着 VDD 最大 4.0V，
心想："那我用 3.8V 供电，留点余量，应该没问题吧？"

结果：芯片确实没烧（没超过 4.0V），但是：
  - ADC 读数偏差很大
  - 某些 GPIO 输出电平不稳定
  - 在高温环境下偶尔死机

原因：推荐工作条件写的是 VDD = 2.0V ~ 3.6V！
      3.8V 虽然没超过绝对最大额定值（不会立刻损坏），
      但已经超出了推荐范围，芯片的电气特性不再得到保证！

plaintext

💡 铁律：设计时以”推荐工作条件”为准，“绝对最大额定值”只用于设计保护电路（如 TVS 钳位电压必须低于绝对最大值）。

10.2.3 典型应用电路（Typical Application）：合法的”抄作业”#

Datasheet 中价值最高的部分之一：典型应用电路。

这是芯片原厂工程师经过验证的参考设计，通常包括：

完整的外围电路（电容、电阻、电感怎么接）
推荐的元件型号和参数
PCB 布局建议

  Datasheet 中的典型应用电路示例（以 LDO 为例）：

                    TPS7A05
              ┌───────────────────┐
  VIN ────────┤ IN          OUT   ├──── VOUT (3.3V)
     │        │                   │      │
    ┌┴┐       │         EN        │     ┌┴┐
    │ │ 1μF   │         │         │     │ │ 1μF
    ─┬─       │        GND        │     ─┬─
     │        │         │         │      │
    GND       └────┬────┘         │     GND
                   │              │
                  GND             │
                                  │
  ↑ 输入电容     ↑ 使能引脚       ↑ 输出电容
  （必须加！）   （接VIN=常开）   （必须加！）

plaintext

使用典型应用电路的注意事项：

不要无脑照抄：典型电路是通用设计，你的场景可能有特殊需求（如更大的负载电流、更低的噪声要求）
注意电容类型：有些 LDO 要求输出电容必须是陶瓷电容（低 ESR），有些反而要求一定 ESR（如钽电容），搞错了会振荡
检查输入/输出电压：典型电路可能用的是 5V→3.3V，你的场景是 12V→3.3V，压差和功耗完全不同

10.2.4 电气特性表怎么看#

电气特性表（Electrical Characteristics）是 Datasheet 中最”密密麻麻”的部分，但里面藏着决定你设计成败的关键参数。

关键看三列：Min（最小值）、Typ（典型值）、Max（最大值）

  电气特性表解读示例（以运放为例）：
  
  ┌────────────────────┬────────┬─────┬─────┬─────┬──────┐
  │ 参数               │ 条件   │ Min │ Typ │ Max │ 单位 │
  ├────────────────────┼────────┼─────┼─────┼─────┼──────┤
  │ 输入失调电压 Vos   │ 25°C   │     │ 0.5 │ 3.0 │ mV   │
  │ 输入偏置电流 Ib    │ 25°C   │     │ 2   │ 50  │ pA   │
  │ 增益带宽积 GBW     │        │     │ 1   │     │ MHz  │
  │ 压摆率 SR          │        │     │ 0.5 │     │ V/μs │
  │ 输出电流 Iout      │        │ 20  │ 30  │     │ mA   │
  │ 共模抑制比 CMRR    │        │ 70  │ 90  │     │ dB   │
  └────────────────────┴────────┴─────┴─────┴─────┴──────┘
  
  怎么看？
  
  ① Typ（典型值）：大多数芯片的实际表现，用于"估算"
  ② Max/Min（最大/最小值）：所有芯片的"保证范围"，用于"设计"
  
  ⚠️ 关键原则：你的设计必须基于 Min/Max 值来保证功能！
     不能基于 Typ 值设计，否则批量后部分板子可能不工作。

plaintext

💡 实战经验：设计时关注 Max 值（最差情况）。例如，运放的 Vos 最大值是 3.0mV，那你的电路设计必须保证即使 Vos = 3.0mV 时，系统精度仍然满足要求。如果你按 Typ = 0.5mV 设计，量产时部分芯片的 Vos 可能是 2.5mV，系统就不合格了。

10.2.5 读 Datasheet 的”三遍法”#

第一遍：快速扫描（5 分钟）
  ├→ 看 Features：芯片能干什么？主要参数是多少？
  ├→ 看 Applications：适合什么场景？
  ├→ 看 Pin Configuration：引脚数量和排列
  └→ 结论：这颗芯片能不能用？

第二遍：精读核心（20 分钟）
  ├→ 读 Absolute Maximum Ratings：设计保护电路
  ├→ 读 Recommended Operating Conditions：确定供电和工作范围
  ├→ 读 Electrical Characteristics：核算关键参数
  ├→ 读 Typical Application：参考外围电路设计
  └→ 结论：电路参数怎么定？外围器件怎么选？

第三遍：查漏补缺（15 分钟）
  ├→ 读 Timing Diagram（时序图）：通信时序是否满足
  ├→ 读 Package Information：PCB 封装尺寸
  ├→ 读 Layout Guidelines（布局指南）：PCB 布局注意事项
  ├→ 读 Errata（勘误表）：已知 Bug 和规避方法
  └→ 结论：PCB 怎么画？有什么坑要避？

plaintext

10.3 PCB 布局基本原则#

10.3.1 布局 vs 布线——布局决定了 80% 的成败#

很多新手把精力放在”走线怎么好看”上，却忽略了布局（Placement） 才是 PCB 设计中最关键的环节。

💡 行业共识：好的布局 = 成功的一半。如果布局不好，再怎么优化走线都救不回来。

PCB 布局的核心原则：

1. 按功能模块分区
2. 关键器件先放，次要器件后放
3. 信号流向要顺畅（从左到右 / 从上到下）
4. 电源通路要短且粗
5. 模拟和数字要分开

plaintext

10.3.2 去耦电容：必须紧贴引脚！#

这是 PCB 布局中最最重要的规则，没有之一。

为什么去耦电容必须靠近芯片引脚？

回顾第 4 章的知识：去耦电容的作用是在芯片瞬间需要大电流时，就近提供能量，弥补电源走线上寄生电感导致的响应延迟。

  ✗ 错误布局：电容离芯片很远
  
  MCU                    去耦电容
  ┌─────────┐           ┌────┐
  │ VCC  ───┼───────────┤ C1 ├─ GND
  │         │   10mm    │100nF│
  │ GND  ───┼───────────┤    ├─ VCC
  └─────────┘           └────┘
  
  问题：走线有寄生电感（约 1nH/mm），10mm = 10nH
  当芯片瞬间需要 100mA 电流（上升时间 1ns）时：
  V = L × di/dt = 10nH × 100mA/1ns = 1V 的压降！
  → 芯片供电瞬间掉了 1V，可能复位！

  ✓ 正确布局：电容紧贴引脚（< 2mm）
  
  MCU   去耦电容
  ┌────┐┌────┐
  │VCC─┼┤ C1 │
  │    │└──┬─┘
  │GND─┼──┘
  └────┘
  
  走线长度 < 2mm → 寄生电感 < 2nH
  V = 2nH × 100mA/1ns = 0.2V → 在安全范围内！

plaintext

去耦电容布局的”铁律”：

规则 1：每个 VCC 引脚旁边都必须有一个 100nF 电容
规则 2：电容到芯片引脚的走线越短越好（< 2mm）
规则 3：电容的接地端直接打过孔到地平面
规则 4：多级去耦时，小电容更靠近引脚

  多级去耦的摆放顺序：
  
  MCU引脚 ── 10nF ── 100nF ── 10μF ── 电源入口
              ↑        ↑        ↑
            最近      次近     最远
          (滤高频)  (滤中频)  (储能)

plaintext

10.3.3 晶振：靠近 MCU，下方不走线#

晶振是 MCU 的”心脏”，为系统提供时钟信号。晶振电路对 PCB 布局极其敏感。

晶振布局规则：

规则 1：晶振必须尽量靠近 MCU 的时钟引脚（XIN/XOUT）
规则 2：晶振和负载电容组成的环路面积要最小
规则 3：晶振下方（所有层）不走任何其他信号线
规则 4：晶振周围不铺铜（或只铺 GND 铜）
规则 5：晶振的信号线不要打过孔（避免增加寄生电容）

  ✓ 正确布局：
  
  MCU                    晶振
  ┌──────────┐     ┌─────────────┐
  │          │     │             │
  │ XIN ─────┼─────┤ Y1 (8MHz)   │
  │ XOUT ────┼──┬──┤             │
  │          │  │  └─────────────┘
  │          │  │
  │          │  ├── C1 (20pF) ── GND
  │          │  └── C2 (20pF) ── GND
  └──────────┘
  
  ↑ 晶振、负载电容、MCU 时钟引脚三者之间的距离
    应该尽可能小，形成的环路面积尽可能小。

  ✗ 错误做法：
  - 晶振离 MCU 很远（时钟信号线变成天线，辐射 EMI）
  - 晶振下方走了 SPI / I²C 信号线（时钟噪声耦合到信号线）
  - 晶振信号线绕了很远才到 MCU（增加寄生电容，可能不起振）

plaintext

10.3.4 模拟与数字分区#

如果你的板子上既有模拟电路（ADC、运放、传感器）又有数字电路（MCU、SPI Flash、通信模块），必须在 PCB 上做好分区。

  ✓ 正确的分区方式：
  
  ┌─────────────────────────────────────────────┐
  │                                             │
  │   模拟区域              数字区域             │
  │   ┌──────────┐         ┌──────────┐         │
  │   │ 传感器   │         │ MCU      │         │
  │   │ 运放     │  ADC    │ SPI Flash│         │
  │   │ 基准源   │────────→│ UART     │         │
  │   │ 滤波     │ 信号    │ 通信模块 │         │
  │   └──────────┘         └──────────┘         │
  │        │                    │               │
  │     AGND                  DGND              │
  │        │                    │               │
  │        └────────┬───────────┘               │
  │              星形接地点                       │
  │           （电源入口处）                      │
  └─────────────────────────────────────────────┘
  
  原则：
  1. 模拟器件放一起，数字器件放一起
  2. 模拟信号走线不要穿过数字区域
  3. 模拟走线远离高速数字走线（如时钟线）
  4. AGND 和 DGND 在一点汇合（通常是电源入口或 ADC 下方）

plaintext

10.3.5 大电流走线宽度：别烧了你的板子！#

PCB 走线是有电阻的，电流流过会发热。如果走线太细、电流太大，走线就会像保险丝一样烧断。

IPC-2221 标准的线宽计算公式：

I = k × ΔT^0.44 × A^0.725

其中：
  I = 最大允许电流（A）
  k = 修正系数（外层走线 k=0.048，内层走线 k=0.024）
  ΔT = 允许温升（°C），通常取 10°C（保守）或 20°C（常规）
  A = 走线截面积（mil²），A = 线宽(mil) × 铜厚(mil)
  
  铜厚换算：1 oz = 1.4 mil = 35 μm
            2 oz = 2.8 mil = 70 μm

plaintext

常用线宽与电流对照表（1 oz 铜厚，外层，20°C 温升）：

电流 (A)	推荐线宽 (mil)	推荐线宽 (mm)	典型应用
0.5	10	0.25	信号线、小功率
1.0	20	0.50	GPIO 驱动、LED
2.0	40	1.00	USB 供电、小型电源
3.0	60	1.50	电机驱动
5.0	100	2.54	电源主线
10.0	200	5.08	大功率电源

💡 实用工具推荐：

Saturn PCB Toolkit（免费软件）：基于 IPC-2221/2152 标准，输入电流自动计算线宽

在线计算器：https://www.digikey.com/en/resources/conversion-calculators/conversion-calculator-pcb-trace-width ↗

大电流走线的额外技巧：

1. 走线上开窗（Solder Mask Opening）+ 加锡
   → 焊锡的电阻率比铜低，可以增加载流能力
   
2. 多层并联走线
   → 顶层和底层都走粗线，通过过孔连接
   
3. 避免走线突然变窄
   → 电流密度在窄处集中，容易过热
   → 走线变宽/变窄处要做"泪滴"过渡

4. 过孔也有载流限制！
   → 一个 0.3mm 孔径的过孔约能承载 1A
   → 大电流路径需要多个过孔并联

plaintext

10.3.6 散热焊盘与热过孔#

很多大功率芯片（DC-DC、LDO、电机驱动）底部有一个散热焊盘（Exposed Pad / Thermal Pad）。

  芯片底部视图（QFN 封装）：
  
  ┌──────────────────────┐
  │ Pin1  Pin2  Pin3     │
  │                      │
  │ Pin8  ┌──────────┐   │
  │       │ Exposed  │   │
  │ Pin7  │ Pad      │   │
  │       │ (散热盘) │   │
  │ Pin6  └──────────┘   │
  │       Pin5  Pin4     │
  └──────────────────────┘
  
  这个散热焊盘必须：
  1. 在 PCB 上对应位置做一个同样大小的焊盘
  2. 焊盘上打多个热过孔（Thermal Via）
  3. 过孔连接到内层或底层的地铜皮，增大散热面积

plaintext

热过孔的设计规则：

  PCB 截面图：
  
  ┌─────────────────────────────────┐ 顶层
  │  [芯片]                         │
  │  ┌──散热焊盘──┐                 │
  │  │  ○  ○  ○   │ ← 热过孔阵列    │
  └──┼──┼──┼──┼───┼─────────────────┘
     │  │  │  │   │
     │  ○  ○  ○   │ ← 过孔贯穿各层   │
     │  │  │  │   │
  ┌──┼──┼──┼──┼───┼─────────────────┐ 底层
  │  └──────────────┘               │
  │       大面积 GND 铜皮            │ ← 散热面积
  └─────────────────────────────────┘
  
  热过孔参数：
  - 孔径：0.3mm
  - 间距：1.0 ~ 1.5mm（梅花排列）
  - 数量：根据焊盘大小，通常 4~16 个
  - 过孔要盖油（Tenting），防止波峰焊时锡流入过孔

plaintext

10.4 接地：PCB 设计中最深的学问#

10.4.1 GND 不是理想的 0V！#

这是新手最难转变的观念之一。

在大学电路课上，GND 是一个理想节点，电压恒为 0V，任何电流流进去都不会改变它的电位。

但在真实的 PCB 上，GND 走线有电阻、有电感！

  理想 GND：
  芯片A ──→ GND (0V) ←── 芯片B
  无论流过多大电流，GND 永远是 0V

  真实 GND：
  芯片A ──→ [R_gnd + L_gnd] ──→ 电源GND
                 ↑
          走线电阻 ~50mΩ
          走线电感 ~5nH
  
  当芯片A瞬间灌入 200mA 电流时：
  V_gnd = I × R + L × di/dt
        = 0.2 × 0.05 + 5nH × (200mA / 1ns)
        = 10mV + 1V = 1.01V！
  
  → 芯片A 的"地"比电源的"地"高了 1V！
  → 如果芯片B 也在同一段 GND 走线上，
    芯片B 的参考地也被抬高了，信号就乱了！

plaintext

💡 核心认知：在 PCB 上，“地”不是一個点，而是一个有阻抗的网络。不同位置的”地”之间存在电压差，这就是”地弹（Ground Bounce）“现象。

10.4.2 回流路径：电流一定要”回家”#

每条信号线上的电流，都必须有一条返回源头的路径——这就是回流路径（Return Path）。

很多新手只关注”信号线怎么走”，完全不考虑”电流怎么回来”。这是一个巨大的隐患。

低频 vs 高频的回流路径：

低频信号（< 1MHz）：
  电流选择"电阻最小"的路径返回
  → 可能绕很远，但走线粗、电阻小的路径
  → 回流路径比较"随意"

高频信号（> 1MHz）：
  电流选择"电感最小"的路径返回
  → 电感最小的路径 = 紧贴信号线正下方的地平面！
  → 回流电流会"自动"在信号线正下方的地平面上流动
  
  信号线（顶层）
  ──────────────────────────→ 信号电流
        │  │  │  │  │
        │  电场  │  │
        ▼  ▼  ▼  ▼  ▼
  ══════════════════════════  地平面（内层）
  ←────────────────────────── 回流电流
  （紧贴信号线正下方！）

plaintext

为什么回流路径这么重要？

如果信号线下方的地平面是连续的：
  → 回流路径紧贴信号线 → 环路面积最小 → 辐射最小 → 信号完整

如果信号线下方的地平面被割裂（有槽、有过孔阵列、有走线穿过）：
  → 回流电流被迫绕路 → 环路面积变大 → 辐射增大 → 信号质量下降
  
  信号线
  ────────────────→
        │  │
        ▼  ▼
  ═══╗      ╔══════  地平面（中间有槽！）
     ║  ↑↑  ║
     ║  绕路 ║ ← 回流电流被迫绕行
  ═══╝      ╚══════
  
  环路面积 ↑ → EMI 辐射 ↑ → 信号振铃 ↑

plaintext

10.4.3 单点接地 vs 多点接地#

单点接地（Star Ground / Single-Point Ground）：

所有地线汇聚到一个"星形点"

  模拟地 ──────┐
               │
  数字地 ──────┼──── 电源GND（星形接地点）
               │
  功率地 ──────┘

优点：各模块的地电流互不干扰
缺点：地线长、高频下电感大
适用：低频电路（< 1MHz）、混合信号板（ADC + MCU）

plaintext

多点接地（Multi-Point Ground）：

所有地线就近连接到地平面

  芯片A ──→ 过孔 ──→ 地平面
  芯片B ──→ 过孔 ──→ 地平面
  芯片C ──→ 过孔 ──→ 地平面
                     ↑
               完整的地平面（低阻抗）

优点：地线短、高频下阻抗低
缺点：如果地平面不完整，可能形成地环路
适用：高频电路（> 10MHz）、多层板（有完整地平面）

plaintext

💡 现代 PCB 设计的共识：多层板用完整地平面 + 多点接地。只要地平面是完整的，多点接地就是最优方案。只有在低频、双面板（没有地平面）时，才需要考虑单点接地。

10.4.4 为什么不能随便”就近打孔接地”？#

很多新手觉得”多打几个接地过孔总没坏处”，于是在 PCB 上到处打孔接地。

错误的”就近接地”：

  ✗ 错误：在信号线上随便打孔接地
  
  信号线 ────────────────────────→
        │              │
       GND过孔        GND过孔
        │              │
        ▼              ▼
  ══════════════════════════════ 地平面
  
  问题：两个 GND 过孔之间形成了一段"地线"，
  这段地线上可能有其他芯片的回流电流流过，
  产生电压差，耦合到你的信号线上！

plaintext

正确的接地方式：

  ✓ 正确：去耦电容的接地过孔直接连到完整的地平面
  
  MCU                    去耦电容
  ┌─────────┐           ┌────┐
  │ VCC  ───┼───────────┤ C1 │
  │         │           └─┬──┘
  │ GND  ───┼──── 过孔 ───┘
  │         │    (直接到地平面)
  └─────────┘
  
  关键：
  1. 过孔要紧贴电容的 GND 焊盘
  2. 过孔直接连到完整的地平面层
  3. 不要与其他器件共用同一个接地过孔

plaintext

10.5 信号完整性入门#

10.5.1 什么是信号完整性？#

信号完整性（Signal Integrity, SI） 是指信号从发送端经过 PCB 走线到达接收端后，还能保持”干净、正确”的能力。

在低频时代（几 MHz 以下），PCB 走线就是一根导线，信号怎么发就怎么收，不用操心。

但在高频时代（几十 MHz 以上），PCB 走线变成了传输线，信号会遇到反射、振铃、串扰、衰减等问题。

  低频信号（方波很"方"）：
  
  发送端               接收端
  ┌──┐    ┌──┐        ┌──┐    ┌──┐
  │  │    │  │        │  │    │  │
  ┘  └────┘  └────────┘  └────┘  └──
  ↑ 发送的波形           ↑ 接收到的波形（几乎一样）

  高频信号（方波变"丑"了）：
  
  发送端               接收端
  ┌──┐    ┌──┐         ┌╮   ╭╮
  │  │    │  │         │ ╲ ╱ ╱│╲
  ┘  └────┘  └─────────┘  ╳  ┘ ╲───
  ↑ 发送的波形           ↑ 接收到的波形（振铃 + 过冲）
                         ↑ 可能误判为多个脉冲！

plaintext

10.5.2 什么时候需要串联匹配电阻（33Ω）？#

你一定在很多原理图中看到过：在 MCU 的 GPIO 和外设之间，串联了一个 22Ω、33Ω 或 47Ω 的小电阻。

这不是限流电阻，而是”串联端接电阻（Series Termination Resistor）”。

为什么需要它？

当信号从发送端（如 MCU GPIO）出发，经过 PCB 走线到达接收端时，如果走线的特征阻抗（Z₀，通常约 50Ω） 与发送端的输出阻抗（Z_out，通常约 10~20Ω） 不匹配，信号就会在两端之间反复反射，形成振铃（Ringing）和过冲（Overshoot）。

  没有匹配电阻：
  
  MCU (Z_out≈15Ω)          走线 (Z₀≈50Ω)         接收端 (高阻)
  ┌────┐                  ──────────────           ┌────┐
  │GPIO├───────────────────────────────────────────┤ IN │
  └────┘                                          └────┘
  
  信号在发送端和接收端之间反复反射 → 振铃！

  加串联匹配电阻：
  
  MCU              R_s (33Ω)      走线 (Z₀≈50Ω)       接收端
  ┌────┐          ┌──┐           ──────────────        ┌────┐
  │GPIO├──────────┤33├─────────────────────────────────┤ IN │
  └────┘          └──┘                                 └────┘
  
  Z_out + R_s ≈ 15 + 33 = 48Ω ≈ Z₀ (50Ω)
  → 阻抗匹配！信号不再反射 → 波形干净！

plaintext

什么时候需要加串联匹配电阻？

条件	是否需要	原因
信号频率 < 10MHz	通常不需要	波长远大于走线长度
信号频率 10~50MHz	看走线长度	走线 > 信号上升时间的 1/6 时需要
信号频率 > 50MHz	通常需要	传输线效应显著
SPI（> 10MHz）	建议加	减少振铃和 EMI
USB、HDMI、DDR	必须加	高速差分信号，阻抗控制严格

串联电阻的取值：

R_s = Z₀ - Z_out

典型值：
  Z₀ ≈ 50Ω（PCB 走线特征阻抗）
  Z_out ≈ 15~20Ω（CMOS GPIO 输出阻抗）
  R_s ≈ 50 - 17 = 33Ω ← 这就是为什么 33Ω 最常见！

其他常见值：
  22Ω：驱动能力弱的 GPIO
  47Ω：较长走线或更高频率
  0Ω：低速信号或不需要匹配时（预留位置）

plaintext

10.5.3 什么时候需要注意走线长度？#

经验法则：当走线长度 > 信号上升时间的空间长度的 1/6 时，走线就变成了”传输线”，需要考虑信号完整性。

计算示例：
  信号上升时间 Tr = 1ns
  信号在 PCB 上的传播速度 v ≈ 0.5c = 1.5 × 10⁸ m/s（FR4 板材）
  空间长度 = v × Tr = 1.5 × 10⁸ × 10⁻⁹ = 0.15m = 150mm
  临界长度 = 150mm / 6 = 25mm

结论：
  当走线长度 > 25mm 时，这条走线就需要当作传输线来对待！
  需要考虑：阻抗匹配、端接、走线长度控制……

plaintext

哪些信号需要控制走线长度？

信号类型	速率	是否需要控制长度
GPIO / LED 控制	< 1MHz	不需要
UART（115200）	< 1MHz	不需要
I²C（400kHz）	< 1MHz	不需要
SPI（> 10MHz）	10~50MHz	建议控制
USB 2.0（480Mbps）	480MHz	必须控制
DDR3/4 内存	> 800MHz	必须严格控制
HDMI / PCIe	> 1GHz	必须严格控制

10.5.4 差分走线：为什么要等长？#

差分信号是用两根线传输一个信号：一根传正相信号（+），一根传反相信号（-）。接收端通过两根线的电压差来判断信号。

  差分信号传输：
  
  发送端                    接收端
  ┌────┐                  ┌────┐
  │ D+ ├──────────────────┤ +  │
  │    │   V_diff = V+ - V-│    │ → 判断逻辑
  │ D- ├──────────────────┤ -  │
  └────┘                  └────┘
  
  差分信号的优点：
  1. 抗干扰能力强（共模噪声被抵消）
  2. EMI 辐射小（两根线电流方向相反，磁场抵消）
  3. 时序精确（以交叉点为判断依据）

plaintext

为什么差分线要等长？

如果两根线长度不一样，信号到达接收端的时间就不同，会导致：

  等长时：
  D+: ──┐    ┌──────────┐    ┌──
        └────┘          └────┘
  D-: ──────┐    ┌──────────┐
            └────┘          └────
        ↑ 交叉点对齐，时序正确

  不等长时（D- 比 D+ 短）：
  D+: ──┐    ┌──────────┐    ┌──
        └────┘          └────┘
  D-: ──┐  ┌──────┐  ┌──────
        └──┘      └──┘
        ↑ 交叉点偏移 → 时序偏差 → 误码率上升！
        
  更严重：两根线不等长 → 差分信号退化为共模信号 → EMI 辐射增大！

plaintext

差分走线的规则：

1. 等长：两根线的长度差 < 信号上升时间对应的空间长度的 1/10
   - USB 2.0：长度差 < 2mm（5mil）
   - HDMI：长度差 < 5mil
   - DDR：长度差 < 5mil（同一对内）

2. 等距：两根线之间的间距保持恒定（控制差分阻抗）
   - USB 2.0：90Ω 差分阻抗，间距约 6~8mil
   - HDMI：100Ω 差分阻抗

3. 紧耦合：两根线尽量靠近走（增强共模抑制）

4. 对称过孔：如果必须打过孔，两根线要同时打、对称打

5. 下方地平面连续：差分线下方的地平面不能有割裂

plaintext

10.6 EMC 基础概念#

10.6.1 什么是 EMC？#

EMC（Electromagnetic Compatibility，电磁兼容性） 包含两个方面：

EMC = EMI + EMS

EMI（Electromagnetic Interference，电磁干扰）
  → 你的设备不能"吵到"别人
  → 你的板子不能向外辐射过多的电磁噪声
  
EMS（Electromagnetic Susceptibility，电磁抗扰度）
  → 你也不能被"别人"吵到
  → 你的板子要能抵抗外部的电磁干扰

plaintext

产品要通过认证（CE、FCC 等），必须同时满足 EMI 和 EMS 的要求。

10.6.2 辐射发射 vs 传导发射#

EMI（电磁干扰）的传播方式有两种：

1. 辐射发射（Radiated Emission）
   → 电磁波通过空间传播
   → 像广播电台一样"发射"出去
   → 主要来源：时钟信号线、高速总线、天线
   → 频率范围：30MHz ~ 6GHz（甚至更高）
   
   PCB ─── 电磁波 ───→ 其他设备
         （通过空气）

2. 传导发射（Conducted Emission）
   → 噪声通过导线（电源线、信号线）传播
   → 像水管里的脏水一样"流"出去
   → 主要来源：开关电源、电机驱动
   → 频率范围：150kHz ~ 30MHz
   
   PCB ─── 噪声电流 ───→ 电源线 ───→ 电网 ───→ 其他设备
         （通过导线）

plaintext

10.6.3 共模噪声 vs 差模噪声#

这是 EMC 中最核心的两个概念。

差模噪声（Differential Mode Noise）：
  噪声电流在两根导线之间流动，方向相反
  
  L (火线) ────→── 噪声 ──→──── 负载
  N (零线) ────←── 噪声 ──←──── 
  
  特点：
  - 存在于两根导线之间
  - 主要由开关电源的开关电流引起
  - 频率较低（150kHz ~ 几 MHz）
  - 用 X 电容和差模电感滤除

共模噪声（Common Mode Noise）：
  噪声电流在两根导线上同方向流动，通过地返回
  
  L (火线) ────→── 噪声 ──→────
  N (零线) ────→── 噪声 ──→──── 负载 ──→ 地 ──→ 返回
                                          ↑
                                    共模噪声通过寄生电容
                                    耦合到地
  
  特点：
  - 两根导线上的噪声方向相同
  - 主要由高频信号的辐射耦合引起
  - 频率较高（几 MHz ~ GHz）
  - 用共模电感和 Y 电容滤除
  - 是 EMC 测试中最难解决的问题！

plaintext

差模 vs 共模的比喻：

差模噪声 = 两个人在独木桥上对着走（面对面）
共模噪声 = 两个人在独木桥上同方向走（肩并肩）

差模好解决（在桥中间加个挡板 = X 电容）
共模难解决（两个人一起晃桥 = 整根电缆都在辐射）

plaintext

10.6.4 常见 EMC 对策#

对策一：磁珠（Ferrite Bead）

磁珠 = 高频电阻（不是电感！）

低频时：磁珠阻抗很低（< 1Ω），信号正常通过
高频时：磁珠阻抗很高（几十~几百 Ω），吸收高频噪声

  电源线上串联磁珠：
  5V ──[磁珠]── 5V（干净）
          │
       高频噪声被磁珠吸收（转化为热能）

  注意：磁珠会发热！大电流场景要选额定电流足够的型号。

plaintext

对策二：共模电感（Common Mode Choke）

共模电感 = 两个绕在同一磁芯上的线圈

  差模信号（有用信号）：
  两根线电流方向相反 → 磁场抵消 → 电感量 ≈ 0 → 不影响信号

  共模噪声（干扰）：
  两根线电流方向相同 → 磁场叠加 → 电感量很大 → 阻止噪声通过

  ┌──── 线圈1 ────┐
  │  ↻  ↻  ↻  ↻   │
  │   [磁芯]      │
  │  ↻  ↻  ↻  ↻   │
  └──── 线圈2 ────┘
  
  常用于：USB、HDMI、以太网等差分接口的 EMI 滤波

plaintext

对策三：屏蔽罩（Shielding Can）

  金属屏蔽罩：
  
  ┌─────────────────────────┐
  │    金属屏蔽罩（马口铁）   │
  │  ┌───────────────────┐  │
  │  │  WiFi 模块         │  │
  │  │  射频电路          │  │
  │  └───────────────────┘  │
  └─────────────────────────┘
  
  作用：
  1. 防止内部射频信号向外辐射
  2. 防止外部干扰影响内部电路
  3. 屏蔽罩必须良好接地（通过多个焊点连到 PCB 地）
  
  常用于：WiFi/BLE 模块、4G/5G 模块、高频时钟源

plaintext

10.6.5 射频模块的天线净空区（WiFi / BLE）#

当你的板子上有 WiFi 或蓝牙模块时，天线区域的 PCB 设计直接决定了无线性能。

什么是天线净空区（Keep-out Zone）？

天线净空区是指天线周围禁止放置任何铜皮、走线、器件的区域。

  PCB 俯视图（以 ESP32 板载 PCB 天线为例）：

  ┌──────────────────────────────────────────┐
  │                                          │
  │   ┌──────────┐                           │
  │   │  ESP32   │                           │
  │   │  芯片    │     ┌──────────────────┐   │
  │   │          │     │                  │   │
  │   │          ├─────┤  PCB 天线        │   │
  │   │          │匹配 │  (倒F天线)       │   │
  │   │          │网络 │                  │   │
  │   └──────────┘     └──────────────────┘   │
  │                          ↑                │
  │                    净空区域：               │
  │                    天线下方所有层           │
  │                    禁止铺铜、走线、放器件   │
  │                                          │
  └──────────────────────────────────────────┘

plaintext

天线净空区的铁律：

规则 1：天线正下方所有层（Top、Inner、Bottom）禁止铺铜
  → 铜皮会吸收天线能量，导致辐射效率下降

规则 2：天线周围 ≥ 5mm 范围内不放任何器件
  → 金属器件会改变天线的谐振频率

规则 3：天线区域不能有任何走线穿过
  → 走线会耦合射频能量，影响信号

规则 4：天线尽量放在 PCB 边缘，朝向板外
  → 天线越远离 PCB 主体，性能越好

规则 5：天线馈点到芯片之间的匹配网络要预留 π 型匹配电路
  → 通常需要串联一个电感、并联两个电容（预留焊盘）
  → 实际值需要通过网络分析仪调试确定

规则 6：天线下方地平面必须完整（紧邻天线边缘）
  → 天线需要一个"参考地"来形成辐射模式
  → 这个地必须完整，不能被割裂

plaintext

PCB 天线 vs 外置天线：

类型	优点	缺点	适用场景
PCB 天线（板载）	零成本、体积小	性能受 PCB 布局影响大、需要调试	低成本消费电子
陶瓷天线	体积小、性能好	成本较高	小型穿戴设备
IPEX + 外置天线	性能最好、灵活	成本高、需要开孔	路由器、网关设备

💡 实战建议：如果你是新手，强烈建议直接使用集成了天线的 WiFi/BLE 模组（如 ESP32-WROOM、ESP32-C3-MINI），而不是自己画射频部分。模组已经过原厂调试和认证，能帮你省去大量的射频调试时间和认证费用。

10.7 本章小结：PCB 设计检查清单#

布局检查#

去耦电容是否紧贴芯片 VCC 引脚（< 2mm）？
晶振是否靠近 MCU 时钟引脚？下方是否无其他走线？
模拟电路和数字电路是否分区？
大电流走线宽度是否足够（查 IPC-2221 表）？
大功率芯片的散热焊盘是否有热过孔阵列？
连接器是否放在板边？

接地检查#

地平面是否完整（没有被大量走线割裂）？
高速信号下方地平面是否连续？
去耦电容接地过孔是否紧贴焊盘？
模拟地和数字地是否在合适的位置单点汇合？

信号完整性检查#

高速信号是否串联了匹配电阻？
差分信号是否等长？
差分信号对间距是否恒定？
高速信号是否避免了跨分割（走线换层时参考平面变化）？

EMC 检查#

对外接口是否有 ESD 保护（TVS）？
电源输入是否有滤波（磁珠 / 共模电感）？
射频天线净空区是否无铜、无走线、无器件？
高频时钟信号是否尽量短且避免走到板边？
敏感信号是否远离噪声源（开关电源、时钟线）？

参考资料与推荐工具#

PCB 设计辅助工具#

工具	用途	链接
Saturn PCB Toolkit	线宽/电流/过孔/阻抗计算	saturnpcb.com
DigiKey Trace Width Calculator	在线线宽计算	digikey.com/calculator
KiCad PCB Calculator	开源 PCB 参数计算	kicad.org
eCalc.ch	在线阻抗计算	ecalc.ch

资源	内容
《信号完整性与电源完整性分析》Eric Bogatin	SI/PI 圣经
《高速数字设计》Howard Johnson	信号完整性经典
《EMC 电磁兼容设计与测试》	EMC 实战指南
TI 官方 PCB Layout 指南	免费且实用
Analog Devices MT-031 教程	接地与去耦的权威指南

搜索到的参考图片资源#

PCB 走线宽度与电流计算工具
- 来源：电子发烧友 — IPC-2221 标准计算工具
- 链接：https://www.elecfans.com/zt/393072/ ↗
去耦电容 PCB 布局详解
- 来源：电子发烧友 — 去耦电容位置与布局规则
- 链接：https://www.elecfans.com/zt/344182/ ↗
高速信号回流路径设计图解
- 来源：CSDN 博客 — 回流路径 PCB 设计规则
- 链接：https://blog.csdn.net/weixin_30299319/article/details/156637835 ↗
信号完整性基础概念
- 来源：CSDN 博客 — 一文详解信号完整性
- 链接：https://blog.csdn.net/m0_70854309/article/details/162612591 ↗
EMC 共模与差模噪声详解
- 来源：CSDN 博客 — EMC 意义下的共模和差模
- 链接：https://blog.csdn.net/weixin_43199439/article/details/147703580 ↗
WiFi PCB 天线设计与净空区
- 来源：电子发烧友 — WiFi PCB 天线设计要求
- 链接：https://www.elecfans.com/zt/382429/ ↗
Datasheet 阅读方法
- 来源：CSDN 博客 — 如何阅读英文数据手册
- 链接：https://blog.csdn.net/d_katter/article/details/125196148 ↗
PCB 原理图设计流程
- 来源：CSDN 博客 — PCB 原理图硬件设计流程解析
- 链接：https://blog.csdn.net/weixin_32102617/article/details/156406513 ↗
高频 PCB EMC 设计
- 来源：CSDN 博客 — 高速数字 PCB 的 EMC 设计
- 链接：https://blog.csdn.net/jiepei_PCB/article/details/153317646 ↗
射频 PCB 布线实战案例
- 来源：CSDN 博客 — Wi-Fi 模块射频 PCB 设计
- 链接：https://blog.csdn.net/weixin_32311823/article/details/156288861 ↗

Comment seems to stuck. Try to refresh?✨

第 10 章 从原理图到 PCB：怎么从图纸变成实物

第 10 章 从原理图到 PCB：怎么从图纸变成实物#

10.1 怎么读原理图#

10.1.1 原理图不是”电路图”——它是工程师之间的”暗号”#

10.1.2 网络标号（Net Label）：看不见的连线#

10.1.3 电源符号：另一种”隐含连接”#

10.1.4 层次化设计：大型项目的”目录结构”#

10.1.5 拿到一张陌生原理图的阅读顺序#

10.2 怎么读 Datasheet#

10.2.1 Datasheet 不是小说——不要从头读到尾#

10.2.2 绝对最大额定值 vs 推荐工作条件——生死线 vs 舒适区#

10.2.3 典型应用电路（Typical Application）：合法的”抄作业”#

10.2.4 电气特性表怎么看#

10.2.5 读 Datasheet 的”三遍法”#

10.3 PCB 布局基本原则#

10.3.1 布局 vs 布线——布局决定了 80% 的成败#

10.3.2 去耦电容：必须紧贴引脚！#

10.3.3 晶振：靠近 MCU，下方不走线#

10.3.4 模拟与数字分区#

10.3.5 大电流走线宽度：别烧了你的板子！#

10.3.6 散热焊盘与热过孔#

10.4 接地：PCB 设计中最深的学问#

10.4.1 GND 不是理想的 0V！#

10.4.2 回流路径：电流一定要”回家”#

10.4.3 单点接地 vs 多点接地#

10.4.4 为什么不能随便”就近打孔接地”？#

10.5 信号完整性入门#

10.5.1 什么是信号完整性？#

10.5.2 什么时候需要串联匹配电阻（33Ω）？#

10.5.3 什么时候需要注意走线长度？#

10.5.4 差分走线：为什么要等长？#

10.6 EMC 基础概念#

10.6.1 什么是 EMC？#

10.6.2 辐射发射 vs 传导发射#

10.6.3 共模噪声 vs 差模噪声#

10.6.4 常见 EMC 对策#

10.6.5 射频模块的天线净空区（WiFi / BLE）#

10.7 本章小结：PCB 设计检查清单#

布局检查#

接地检查#

信号完整性检查#

EMC 检查#

参考资料与推荐工具#

PCB 设计辅助工具#

推荐学习资源#

搜索到的参考图片资源#

第 10 章从原理图到 PCB：怎么从图纸变成实物

第 10 章从原理图到 PCB：怎么从图纸变成实物#