博客书架项目链接关于

Back

Tags: #risc-v

2026年7月5日

用 Verilog 实现五级流水线 CPU

从 IF/ID/EX/MEM/WB 五级开始，逐步实现一个可运行 RISC-V 指令的 CPU

1 min
- verilog
- fpga
- cpu
- risc-v